このブログも始めてから5年が経った。年末年始なので、今年一年はどうだったかな、ということでまとめてみよう。

今年の元旦には、こんな目標を立てていたのだった。

2019年始に立てた目標

引き続きRISC-Vをベースとしたエコシステムの勉強。自分でOSSへの貢献をしていきたい。
- 特に今進めているLLVMに注力し、コンパイラの知識を磨きたい。
Vivado-HLSを使って、いろんなシステムを作っていきたい。
- これは、2017年からの継続目標。何か目標となるアプリケーション(ディープラーニングなども)を、Vivado HLSを使って勉強していきたい。
ディープラーニングなどの理解を深め、RISC-Vエコシステムとの連携にも挑戦していきたい。
なにか一つ新しい言語を覚えたい。今のブームだとRustかな。Rust, LLVM, RISC-Vなどの関連性も見ていきたい。

なんか全然できていないぞ...

目標達成状況

引き続きRISC-Vをベースとしたエコシステムの勉強。自分でOSSへの貢献をしていきたい。
- → RISC-VをベースとしたLLVMへの理解は進んだ。コンパイラの知識も付いたので、これを来年はさらに昇華させたい。
Vivado-HLSを使って、いろんなシステムを作っていきたい。 → 結局Vivado-HLSは殆ど触っていない。高位合成については、いったんお休みかな？
ディープラーニングなどの理解を深め、RISC-Vエコシステムとの連携にも挑戦していきたい→ ディープラーニングについては殆ど触っていない。いったんお休みかな？
なにか一つ新しい言語を覚えたい。今のブームだとRustかな。Rust, LLVM, RISC-Vなどの関連性も見ていきたい。
- Rustを使ってRISC-Vのシミュレータを作って公開した。でもRustの知識はあまり強化されていない...

これ以外にも、いろいろ達成できたかな。

RISC-Vに関連して2件の発表を行った。CQ出版インタフェースに特集の寄稿を行った。
LLVMの勉強を進めた。MYRISCVXオリジナルターゲットアーキテクチャを作ってLLVMのバックエンドに対する知識を深めた。
Chiselに関する知識を深めた。
- Chisel3のエンジンについて学んだ。Chisel3のデータ構造について勉強して改造に取り組んだ。
- FIRRTLのエンジンについて学んだ。FIRRTLの改造に取り組んでいる。
Rubyを使ったDSLの勉強を行った。ビルドシステムの勉強をして独自DSLでビルドツールを作成した。

RISC-Vが注目を浴びてきたこと

私がこのブログを開始して調査を始めたときには全くと言っていいほど知名度のなかったRISC-Vが、現在ここまで知名度を得たことには正直驚いている。今年に入っても有志による勉強会や、技術系の記事にも普通にRISC-Vという言葉が登場してきており、5年前には思いもしなかった状況になっている。

おそらく私がハードウェア界隈に住んでいる人間だからか、RISC-Vと言えばCPU、そんな話を聞くことが多い。ただし、最近ではソフトウェア界隈でもRISC-Vの注目度が上がっている。 RISC-Vというのはやはりソフトウェアエコシステムを含めないとその価値を見出せないのではないか？昔から思っている私の持論だ。

2017年に「Design Solution Forum」に初めて呼ばれたとき、日本の技術者にとって「RISC-Vのメリット」をどのように説明するか、かなり悩んだ。その時に作った資料が以下だったりする。

つまり、RISC-VをCPUという共通部品としてとらえるならば、RISC-Vそのものに注目する必要は必ずしもなくて、この共通部品をどのようにうまく活用して、本当に価値のあるIPを早く作り込むか、という方がよっぽど大事なのだ。これができるのはRISC-Vのエコシステムが順調に展開されているからだ。ソフトウェアが充実しないとCPUに価値はない。

今見るとめっちゃゴチャゴチャしてるね。

だから、例えばRISC-Vと言っただけで「CPUだ！」と飛びついていきなりフルスクラッチでCPUを作り始めて、しかもテープアウトするまで数年もかかっているなんて話を聞くと、何のためにRISC-V使ってるの？という気持ちにされられる。

AIチップでもなんでもそうだが、市場投入のタイミングが遅れてしまうのが一番問題なのだ。急速にアルゴリズムが発展しているAIの分野で1年もテープアウトにかけていると、すぐに古臭くなってしまう。

私がこの1年で感じたのは、半導体の開発技術も、ここらでもう一度考え直さなければならない時代に来ているのではなかろうか。半導体にかかわる人間として、RISC-Vという単なるISAだけでなく、それを取り巻く半導体の開発手法、開発フローまで全体的に見直していければいいと思っている。

私がそのように考え始めたのは、ある人に「なんでUCB(University of California, Berkeley)の人たちはあんなに早く大量にテープアウトできてんの？」という質問を受けたからだった。

その答えの一つ(すべてではないと思うが)にChiselという新しい開発手法や、HAMMERなどの新しい手法の導入などが挙げられるが、確かに今の時代ソフトウェアの開発に比べてハードウェアの開発はなんだか時間が止まっているようだ。

これでは新しいアイデアがあってもすぐに実現できない。半導体の開発コストは値上がりする一方で、EDAツールの寡占の状況も変わらない。こんな中で、アイデアはあってもお金がない人たちは、どうやって自分のアイデアを実現すればいいのか？アイデアを持っている人たちがもっと気軽に参入できるための裾野を広げていかないと、半導体だけ時代の流れから置いて行かれそうな気がする。

RISC-VというISA自体に焦点を当てると、6月にRISC-V Workshopの最新情報を確認したとき、正直「RISC-V大丈夫か？」という気持ちになった。

それは、例えばOpenHWグループの登場、そして出てきたBit Manipulationの仕様がメチャクチャであったこと、これらを含めて実は空中分解しているのではないと感じたからだ。

しかし12月のRISC-V Summit、これを見て、少し統制が取れてきているのではないかという気持ちになっている。それは、各ISAのリリーススケジュール、レビューに関するプロセスなどがきちんと定まりつつあり、それに伴って全体的な動きも統制が取れてきているように見える。ただし本部がスイスに移ったことも含めてまだ情勢的には不安定なように見えるので、もう少し注目していたい。

ブログの記事数

今年は、この記事を含めて358記事を書いた。これまでに比べて最高記録を更新。っていうか365日で考えると7日(1週間)しか休んでいないってこと？

自分で言うのもアレだけど、あまり無理をしすぎないように。

	Jan	Feb	Mar	Apr	Mar	Jun	Jul	Aug	Sep	Oct	Nov	Dec	Total
2019	29	28	28	31	29	29	31	31	30	31	29	32	358
2018	33	29	29	29	30	31	27	26	27	30	28	29	348
2017	27	21	30	24	33	30	30	29	29	31	33	32	349
2016	32	31	22	28	25	20	23	19	23	30	29	26	308
2015	20	27	17	6	28	29	35	31	44	31	34	27	329