RISC-Vコアの検証環境RVVIについて調査している。 まずはDUTからのトレースデータの情報RVVI-TRACEについて調査する。 実際のインタフェースは、当該GitHubのrvvi-trace.svに定義されている。 github.com これはVerilatorでも食えるのかな？ このVerilogファ…

ニュースと言いつつ、自分の気になったRISC-Vの記事のメモです。 RISC-V SoCを搭載したタブレットの発表 2023年4月11日、PINE64はシングルボードコンピュータ(SBC)を開発しているメーカー。今回、PINE64は2種類のタブレット型PCを発表した。 PineTab2 PineTa…

自作RISC-Vコアを各種SoC環境で使いたい。 ただし自分のコアの動作にまだ自信がないので検証インタフェースを持って、どんなSoC環境でも一応形として一致検証ができるようにしたい。 インタフェースを統一していた方がいい気がするので、RISC-V Verification…

前回、VexRiscvに対してでもアプリを適用し、donutプログラムを動作させたのであった。今度は、自作CPUに対して適用させたいと思う。 まずいろいろ調査したのだが、VexRiscvと自作CPUはメモリマップが違うので、プログラムの再コンパイルを行う必要がある。 …

ちょっと自分の環境にLiteXの環境が乱立しすぎて、どれがどれだかわからなくなってきたので、Docker環境を構築して中に押し込んでみようと思う。 まずはDockerfileの記述から。基本的にRISC-Vのツールと必要なパッケージのインストール。 Dockerの外からLite…

LiteX実行時に自分の好きなプログラムをロードして実行するためには何をすればよいかというのを調査していた。 とりあえず、Demoファイルがあったので、これを試してみたいと思う。 github.com まず、単純にVexRiscvのビルドを行う。これには以下のコマンド…

LiteX実行時に自分の好きなプログラムをロードして実行するためには何をすればよいかというのを調査していた。 Linux-on-Litex-Vexriscv を見ていると、どこかにロードして動かすのがよさそうな気がしている。 litex_sim --help | grep init [--rom-init ROM…

LLVM16になって、RISC-VのVectorizationの状態について確認していきたい。 muxup.com Scalable Vectorizationの機能について、テストプログラムを動かしながら動作確認をしていきたい。 以下のような、簡単なプログラムを作ってどのようにコンパイルされるの…

LiteXでの論理合成にて、ターゲットのFPGAボードに入りきらないので、面積の解析を行った。 以下のグラフは、問題となっているLUTの面積だけ取り出したものになっている。 かなり面積大きめになっているのはLSUとBRU。BRUがなぜ大きくなっているのかはよくわ…

読みながら、良く知らなかった項目をメモ。知らないことばっかりだ... 入門 モダンLinux ―オンプレミスからクラウドまで、幅広い知識を会得する作者:Michael HausenblasオライリージャパンAmazon シェルの章は、モダンな代替ツールが面白かった。 github.com…

LiteXのシミュレーション環境がかなり整ってきたので、実機での動作確認のための環境を確認している。 一つは、litex-bordsリポジトリを使用する方法だが、これは今のところ自作CPUでは使用できていない。 github.com # python3 -m litex_boards.targets.<board> --</board>…

久しぶりに自作CPUのコアをLiteXに接続して、シミュレーション作業をしている。 FPGAの環境はどうにかなりつつあるので、シミュレーションでBIOSが動作するのを確認すれば、まずはなんとかなるんじゃないかなと思い作業中。 一応かろうじてLiteXのキーボード…

久しぶりに自作CPUのコアをLiteXに接続して、シミュレーション作業をしている。 FPGAの環境はどうにかなりつつあるので、シミュレーションでBIOSが動作するのを確認すれば、まずはなんとかなるんじゃないかなと思い作業中。 かなり作業が進んできて、PLICの…

読みながら、良く知らなかった項目をメモ。知らないことばっかりだ... 入門 モダンLinux ―オンプレミスからクラウドまで、幅広い知識を会得する作者:Michael HausenblasオライリージャパンAmazon 2. Linuxカーネル 2.1 Linuxアーキテクチャ 大きく、ハードウ…

github.com msyksphinz.hatenablog.com 久しぶりにTenstorrentのOcelotの最新版を試行してみることにした。 OcelotはBOOMをベースとした、RISC-V Vectorの実装で、Tenstorrentがオープンソースとして公開している。 +SIM_CXXFLAGS += -DVL_DEBUG 3 0x0000000…

github.com msyksphinz.hatenablog.com 久しぶりにTenstorrentのOcelotの最新版を試行してみることにした。 OcelotはBOOMをベースとした、RISC-V Vectorの実装で、Tenstorrentがオープンソースとして公開している。 一応テストケースはPASSできるみたいだ。…

github.com 久しぶりにTenstorrentのOcelotの最新版を試行してみることにした。 OcelotはBOOMをベースとした、RISC-V Vectorの実装で、Tenstorrentがオープンソースとして公開している。 前回数か月前に試したときは、ビルドはうまくできたもののテストが上…

前回の続き。 msyksphinz.hatenablog.com ここでは、以下のPLICの図を参考にしながらPLIC経由で割り込みが挿入されたときの流れを説明する。 ここでの要点は以下の3つにまとめられる。 複数の割込み信号が挿入された場合、どのような基準で選択されるのか HA…

久しぶりに自作CPUのコアをLiteXに接続して、シミュレーション作業をしている。 FPGAの環境はどうにかなりつつあるので、シミュレーションでBIOSが動作するのを確認すれば、まずはなんとかなるんじゃないかなと思い作業中。 最終的にはキーボードからの入力…

Platform Level Interrupt Controllerといい、コア外部から挿入される割り込みを処理するためのモジュールと考えてよい。当初PLICの仕様はRISC-Vの命令仕様と同様のグループで定義されていたが、命令仕様とは関係ないので分離して別ページで管理されている。…

久しぶりに自作CPUのコアをLiteXに接続して、シミュレーション作業をしている。 FPGAの環境はどうにかなりつつあるので、シミュレーションでBIOSが動作するのを確認すれば、まずはなんとかなるんじゃないかなと思い作業中。 最終的にはキーボードからの入力…

久しぶりに自作CPUのコアをLiteXに接続して、シミュレーション作業をしている。 FPGAの環境はどうにかなりつつあるので、シミュレーションでBIOSが動作するのを確認すれば、まずはなんとかなるんじゃないかなと思い作業中。 最終的にはキーボードからの入力…

LLVM16になって、RISC-VのVectorizationの状態について確認していきたい。 muxup.com Scalable Vectorizationの機能について、テストプログラムを動かしながら動作確認をしていきたい。 以下のような、簡単なプログラムを作ってどのようにコンパイルされるの…

LLVM16になって、RISC-VのVectorizationの状態について確認していきたい。 muxup.com まずはIntrinsicのサポートについてだが、LLVM15と比較してAPIが変わったようだ。 これは、RISC-V VectorのIntrinsicの公式フォーマットに完全に基づいているようだ。 git…

久しぶりに自作CPUのコアをLiteXに接続して、シミュレーション作業をしている。 FPGAの環境はどうにかなりつつあるので、シミュレーションでBIOSが動作するのを確認すれば、まずはなんとかなるんじゃないかなと思い作業中。 いろいろデバッグして、とりあえ…

久しぶりに自作CPUのコアをLiteXに接続して、シミュレーション作業をしている。 FPGAの環境はどうにかなりつつあるので、シミュレーションでBIOSが動作するのを確認すれば、まずはなんとかなるんじゃないかなと思い作業中。 いろいろ変更しないといけない部…

これは単純なメモだが、自作CPUのLiteXでの動作周波数を上げるために、いろいろと修正する部分があり作業をしている。 次にクリティカルパスは、CSRレジスタからTLBアクセスへのパスだ。これはCSRのアップデートがそのままTLBのコンフィグレーションにつなが…

ieeexplore.ieee.org IEEE Explorerにて、上記の論文が公開されていた。最近の命令拡張の動向についてあまりよく知らなかったので、せっかくなので読んでみることにした。 続き。 Post Quantum Cryptography (ポスト量子暗号) 量子コンピュータに耐えるため…

これは単純なメモだが、自作CPUのLiteXでの動作周波数を上げるために、いろいろと修正する部分があり作業をしている。 まず、動作周波数を上げるために、必要な部分にレジスタを挿入している。今最も大きな遅延が発生しているのがフロントエンド周りなので、…