LiteXでの論理合成にて、ターゲットのFPGAボードに入りきらないので、面積の解析を行った。 以下のグラフは、問題となっているLUTの面積だけ取り出したものになっている。 かなり面積大きめになっているのはLSUとBRU。BRUがなぜ大きくなっているのかはよくわ…