あけましておめでとうございます 2021

あけましておめでとうございます。今年も、FPGA開発日記をよろしくお願いします。

去年の成果としては、以下のような感じだと思う。自分自身、今年は意外とハードウェアよりも、ソフトウェアよりに移っていると思う。

• 引き続きRISC-Vをベースとしたエコシステムの勉強。自分でOSSへの貢献をしていきたい。
  • RISC-Vのエコシステムの勉強もしてきたが、どちらかというとRISC-Vを中心としたものというか低レイヤをベースにしたエコシステムの勉強をしてきた。
  • ちょっと最近RISC-Vの勉強自体が疎かになっている。こっちも少し復帰させていきたいと思う。
• コンパイラの知識も付いたので、さらに昇華させたい。
  • LLVMについてはブログには書けなかったが結構勉強は進めたと思う。LLVMの勉強結果は近いうちにまとめて公開したい。
• ハードウェアと言語処理実装について興味がある。
  • FIRRTLの勉強については途中でやめてしまったな。Diplomacyについては継続的に勉強している。

今年の目標は以下のように設定したいと思う。

• 引き続きRISC-Vをベースとしたエコシステムの勉強。自分でOSSへの貢献をしていきたい。
  • これはRISC-Vの実装も含む。ソフトウェアエコシステム・ハードウェアエコシステムを含めて、RISC-V界隈への貢献を続けたい。
• コンパイラの知識も付いたので、さらに昇華させたい。
  • 特にLLVMに関する知識はかなり詳しくなった。これを何らかの形でまとめ上げたい。
• ハードウェアと言語処理実装について興味がある。
  • FIRRTLのPassの勉強はかなり進んだ。FIRRTLを題材に、自分で何か取り組みたい。

今年も、よろしくお願いします。