SiFive の Essential シリーズの第4世代が発表
そもそもEssential シリーズに世代があることを知らなかったのだが，第4世代のEssential シリーズがリリースされた． Essential シリーズは SiFive の中では性能ではなくコストパフォーマンスを重視した製品群(性能重視はPerformance シリーズ)． Essential シリーズの細かな改善が加えられているようだ．
Breker Verification Systems のRISC-V検証スイートの発表
これはRISC-Vコアの検証スイートと考えることができると思われる． ISA互換性（ランダム化命令、テストシナリオ）から、AIを使用した逐次テストおよび解析などのためのツールが含まれているということで，RISC-Vコア設計者にとっての検証パタン環境だと考えることができる．
SemiDynamicsのRISC-V AIプロセッサ
SemiDynamics の，RISC-V Tensor Unit は，AIに特化したRISC-Vコアの効率を向上させるための製品である．
RISC-Vコアに合わせて，ベクトルユニットとTensorUnitを付け加えたシステム，という感じがしている．
ESWIN Computing の SoC
中国のESWINが手掛けるEIC77と呼ばれるSoCは，SiFiveのCPUとImagination TechnologiesのGPUを備えている． ESWINの手掛けているSoCのうち，EIC7700XはSiFive社の最新開発プラットフォームボード HiFive Premier P550 に搭載されるSoC となっている．
- A quad-core SiFive Performance P550 core complex running at 1.4GHz+ (up to 1.8GHz) with a thirteen-stage, triple-issue, out-of-order pipeline based on the RISC-V RV64GBC ISA.
- A high efficiency IMG A-Series GPU that provides the optimum balance of fill rate and compute in a compact silicon area. Its 128-wide superscalar ALU (arithmetic logic unit) with dedicated AI pipelines deliver up to 0.25 TFLOPS, 1 TOPS and 8 Gpixels performance.
- An independently developed NPU accelerator from ESWIN Computing that delivers 19.95 INT8 TOPS, 9.975 INT16 TOPS and 9.975 FTPS FP16 compute performance.
- High utilization of computing units for DNN inference, up to 590fps ResNet50 and up to 2600fps MobileNetv2.
- Up to 8K@25fps video encoding and 8K@50fps video decoding.
- High memory capacity, up to 32GB 64-bit LPDDR4/4X/5
Rain AI が Andes Technology のAX45MPVをライセンス
Rain AI社はComputing in Memory (CIM) の技術を持つ会社であり，RISC-V の CPUコアとして Andes Techonolgyの AX45MPV のコアをライセンスしたとの発表．
AX45MPV の詳細は以下の通り：
https://www.andestech.com/en/products-solutions/andescore-processors/riscv-ax45mpv/
- 64-bit in-order dual-issue 8-stage CPU core with up to 1024-bit Vector Processing Unit (VPU)
- Symmetric multiprocessing up to 8 cores
- Level-2 cache and coherence support
- High bandwidth vector local memory (HVM)
- AndeStar™ V5 Instruction Set Architecture (ISA)
- Compliant to RISC-V GCBPV extensions
- Andes performance extension
- Andes CoDense™ extension for further compaction of code size
- Full-arithmetic BF16 vector/scalar instructions with mode bit control
- Separately licensable Andes Custom Extension™ (ACE) for customized scalar and vector instruction
- 64-bit architecture for memory space over 4GB
- Branch predication to speed up control code
- Linux-capable Memory Management Unit (MMU)
- Physical Memory Protection (PMP) and programmable Physical Memory Attribute (PPMA)
- Andes-enhanced Platform-Level Interrupt Controller (PLIC) for a wide range of system events and real-time performance
- Multiprocessing up to 8 cores with hardware managed data coherence
- Configurable VPU vector length (VLEN) and datapath length (DLEN)
- Platform-Level Interrupt Controller (PLIC) support with easy arrangement of preemptive interrupts
- ECC or Parity for SRAM error protection
- StackSafe™ hardware to help measuring stack size, and detecting runtime overflow/underflow
- Versatile configurations to tradeoff between core size and performance requirements
- PowerBrake and WFI (Wait For Interrupt) for different power saving occasions
Andes Technology が QiLai SoC と Voyager 開発ボードを発表
これは Andes Technologyが自社のSoCと開発ボードを発表したという話．
- QiLai SoC : RISC-V AX45MPクラスタ・NX27Vベクトルプロセッサ
- AX45MPクラスタ：スーパースカラ・マルチコア
- NX27V : 512ビットVLEN, 512ビットDLEN
- Voyager はMicroATXファクタの開発ボード．いろいろ探したけどまだ写真は存在していない？
Axiomise 社の formalISAのデモ
Axiomise 社のFormal 検証ツール．こういうのもどれくらい使い物になるのか気になる．
About Axiomise formalISA The Axiomise formalISA app, verification IP that has verified more than six different processors including out-of-order superscalar processors, establishes exhaustive architectural compliance against the RISC-V ISA as well as verifying micro-architectural implementations through mathematical proofs. It can find a variety of bugs on pre-verified designs, builds exhaustive proofs and offers an extensive coverage metrics dashboard.
Codasip の新しい RISC-V コアシリーズ
Codasipの L110 というCPUコアおよびCodasip Studio と呼ばれるプロセッサ設計自動化ツールセットを発表．
- Codasip L110 は類似コアと比較して50%程度ワット毎の性能を向上させる．
- Codasip Studio Fusion と呼ばれるツールセットはオプションからコアを構成したりカスタム命令を作成することができ，その結果からSDKやRTL，検証フレームワークなどを生成することができる．
Codasip Studio Fusion の画面．なるほど，こういうGUIの画面を持っているのね．
DeepComuting の RISC-V ラップトップ PC DC-ROMA RISC-V Laptop II
DeepComputing の RISC-Vを搭載したラップトップPC DC-ROMA RISC-V Laptop IIが発表され，Ubuntuが使用できるようになっている．
DC-ROMA RISC-V Laptop II は CPUコアの仕様が大きくアップグレードしているが，どの RISC-V SoC を使用しているのかは良く分からない．
と思ったらSpaceMITと呼ばれるこれも中国の半導体企業が開発したSoCを使っているのか．
SpacemiT X60 コア自体は，どうやら自社開発っぽいニュアンスだが．
