FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

Kriste Asanovic教授のVector Phd Paper輪読メモ (7. T0-Vector Microprocessor)

people.eecs.berkeley.edu

Chapter.3 T0: A Vector Microprocessor

  • T0(Torrent-0)は、最初の完全なシングルチップベクトルマイクロプロセッサである。
    • 市販のR3000, R4000コアにベクトルコプロセッサを実装することは、システム全体の設計を複雑にする。
    • 特に、メモリシステムの設計を著しく複雑にしてしまう。
    • ベクトル命令はスカラCPUに対して密結合する必要がある。
  • そこで、完全にシングルチップ内で完成するベクトルマイクロプロセッサを設計した。
  • 既存のISAをベースとした。MIPSを選択した。すでに64ビット命令セット拡張があったので移植がしやすい。
    • 命令エンコーディング上は32本のベクトルレジスタが使用可能だが、実装では面積を節約するために16本しか実装されていない。
    • メモリアクセス命令は、Unit-Stride, Strided, Indexed命令を定義した。
    • ポストインクリメントにより、ベクトル命令のアドレスのアップデートができる。
      • ポストインクリメントはスカラパイプラインで実行できる。
  • 固定小数点命令しか定義しない。
  • 津城のベクトルレジスタに対して、マスク値を設定して条件付き移動実行を実現する。
  • vcondレジスタは比較結果を保持し、vovfは整数オーバフラグ、vsatはスティッキーな固定小数点飽和フラグを保持する。

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com