FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

Kriste Asanovic教授のVector Phd Paper輪読メモ (8. T0-Vector Microprocessor)

people.eecs.berkeley.edu

3.3 T0マイクロアーキテクチャ

図 3.1 に T0 の全体ブロック図を示す。

  • 整数スカラユニット
    • MIPS-II 32ビット命令セット
    • ハードウェア整数乗算器・除算器
  • 命令キャッシュ (1kB)
  • ベクトルユニット
    • 8本の並列パイプラインを持っている。
    • VMP:ベクトルメモリユニット
    • VP0:ベクトル演算ユニット。乗算器を搭載している。
    • VP1:ベクトル演算ユニット。乗算器を搭載していない。
  • 外部メモリインタフェース
    • 128ビットデータバス・28ビットアドレスバス
  • シリアルホストインタフェースポート(T0 serial interface port: TSIP)
    • 8ビットデータバス, T0メモリへのDMA、オンチップスキャンチェーン

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com

msyksphinz.hatenablog.com