- スパコン向けからマイクロプロセッサ向けのベクトル命令の研究
- T0(Torrent-0)というマイクロプロセッサを実装した。1つのベクトル命令を発行しながら、サイクル毎に24を超える操作を実行できる。
- 将来のベクトルマイクロプロセッサの設計に関する提案
- レジスタポート
- スーパーコンピュータ向け
- ポート数の少ない多数のバンク
- マイクロプロセッサ
- ポート数の多い1つのバンク
- 今後
- 複数のポートを持つ複数のバンクが必要となる
- スーパーコンピュータ向け
- プログラミングモデル
- whileループの投機的ベクトル化を可能にするベクトル・フラグ処理モデル
- 仮想プロセッサキャッシュ
- StrideやIndexベクトルアクセスを、Unit Stride Burstに変換できるプライマリベクトルキャッシュ
- レジスタポート
イントロダクション
- ベクトルマシンはかつて強力なコンピュータシステムと言われていたが、今はマイクロプロセッサの性能向上に押されて死滅しつつある。”Killer micros”と呼ばれるくらいにマイクロプロセッサが強力になっている。
- 本論文では、ベクトル型マイクロプロセッサが、将来の多くのアプリケーションにとって優れたプロセッサになることを主張する
- 豊富なデータ並列性
- 並列性を最大限に利用するためには、ベクトルアーキテクチャが最適
- ベクトル研究の発展に向けた一歩として、広範囲なアプリケーションをシングルチップCMOSベクトルマイクロプロセッサに適した設計を検討する
- 第2章：ベクトル命令セットのレビューと表現力の研究
- 第3章：T0の設計と実装を説明する
- ベクトル命令のクロックサイクルでの持続時間：チャイム？(chime)
- chimeが短いことが、これまでのベクトル型スーパーコンピュータとの違い
- 第4章：ベクトル型マイクロプロセッサのパイプライン設計について
- 短いchimeにより仮想メモリの実装を簡素化する
- 第5章：ベクトルレジスタファイル
- コンパクトなベクトルレジスタファイルの設計を紹介する
- 第6章：ベクトルフラグ処理モデル
- 第7章：IEEE浮動小数点やより狭いデータ型のサポート
- 第8章：ベクトルメモリシステム
- 第9章：仮想プロセッサキャッシュ
- ベクトルメモリアクセスパタンを利用して、アドレスおよびデータバンド幅の要求を低減する
- 第10章：メモリを介さずに要素間の通信を可能にするベクトル命令
- 第11章：T0の性能評価
- 第12章：アプリケーションレポートの解析
- 第13章：まとめ
