コンピュータアーキテクチャの論文を読んでいたのだが、どうもよく知らない項目がある。よく考えてみたらコンピュータアーキテクチャの最新トレンドも含め最近勉強量が不足していたので、ここらへんでもう一度復習しておきたい。せっかくなので海外の大学の講義資料を読んでみよう。

Advanced Computer Architecture

https://www.ece.ucsb.edu/~strukov/ece154BSpring2018/home.htm

Advanced Computer Architecture

2. メモリ階層の概要：続き

仮想メモリに関連する論理メカニズム

メインメモリ中に、ストレージをキャッシュするメカニズムが必要である。例えば、メインメモリのデータをキャッシュ中に保持しておく方法が必要だ。

メインメモリへのリクエストで例外を発生させる（OSモードに遷移する）
- いくつかの最小限のハードウェア支援が必要となる（完全にソフトウェアのみでの実現は不可能）
OSモード中に、メモり中にソフトウェアでキャッシュを構築する。
- ハードウェアキャッシュと全く同様に構築する場合（ケースAの場合）、いくつかの問題が発生する。例えば、タグのデータを読み込もうとするとキャッシュミスが発生する。
- さらに、命令フェッチ中に例外が発生するとさらに例外を処理する必要がある。
メインメモリをOS空間とユーザ空間に分ける。
- テーブル中にタグのみを保存し、巨大なページを用意する（ケースBの場合）。
- OSのコードはOS空間にすべて配置する。
  - OSのコード中でミスが発生しても例外は発生させず、単純にメインメモリから命令を読んでくればよい。
コードリロケーションを行うと、メモリの使用効率が悪化してしまう。
- アドレス変換を行う（ケースC）
- プロセスの共有や保護のメカニズムにも自然に合致する。
プログラム（データとコード）は仮想アドレスとして表現し、使用するときに物理アドレスに変換する。
- OSに関しては変換は必要としない。

仮想メモリ

仮想メモリのモチベーションとしては、

データをキャッシングする
リロケーションを行う。
共有を行う。
保護を行う。

などがある。

アドレス変換メカニズム

キャッシュのエイリアシングについて

キャッシュのエイリアシングとは、

2つの仮想アドレスが1つの物理ページを参照してしまい、競合が発生する。
仮想アドレスを持つデータが1つの物理アドレスを参照するのに2つのキャッシュエントリを保持している。
一般的な解決策：キャッシュ中に同じデータが共存するのを防ぐためにエイリアスを禁止する。
ダイレクトマップ形式におけるソフトウェア（OS）による解決方法
- 共有ページの仮想アドレスはキャッシュのインデックスビットと一致させるようにする。これにより据えての仮想メモリアクセスは、すべて同じ物理アドレスのインデックスを参照するようになる。

キャッシュは仮想アドレスでは存するべきか、物理アドレスで保存するべきか？

仮想アドレスを使用すると、物理アドレスに変換するためにさらにメモリアクセスを必要としてしまう。このためメモリアクセス自体が非常に高価なものになる。これを防ぐために、ハードウェアでTranslation Lookaside Buffer（TLB）を使用してページテーブルの参照時に余計なメモリアクセスが発生しないような工夫が取られている。

アドレス変換を高速化するためにTLBを追加する

TLBを挿入することにより、メモリのアクセスフローは以下のように変化する。

TLB内に当該ページのアドレス変換情報が存在していなかった場合、メモリアクセスを発行し当該ページテーブル情報を格納する。ページがメインメモリ中に存在しなかった場合、真のページフォルトのためディスクまでアクセスが発生する。

TLBミスは真のTLBページフォルトよりも発生土が十分に高い。

仮想アドレスを使用するキャッシュ

メリット：キャッシュのヒット・ミスをすぐに判定することができる。
デメリット：コンテキストスイッチが発生するとすぐにキャッシュをフラッシュする必要がある。
- ASID（Address Space Identifiers）を持っていればフラッシュは不要。
デメリット：ページを共有することによるエイリアシングの問題が発生する。