HotChips29 で発表された、学生が開発したRISC-V SoC ”Celerity”について資料を読んだ。
Celerityは学生の作ったRISC-Vのメニーコアチップで、4大学が共同して9か月で作成したチップとなっている。
9か月という短期間で作るための秘訣として、
- 再利用
- モジュール化設計
- 部品レベルで設計を最適化し、ツールの処理時間を短くするため階層化設計を行った。
- 詳細な中身を知らなくても利用できるブラックボックス設計を行った。
- 自動化設計
- 実装とテストのフローを抽象化して、色々な設計に適用できるようにした。
- 確認済みのIPコンポーネントを利用し、インテグレーションのテストだけで済むようにした。
- ハイレベル合成ツールを使用した。
- アナログ設計が行われていた部分についてもディジタル設計のフローを使うようにした。
ということらしい。
BaseJump: Components for Open Source Hardware
この中で注目したのは、”BaseJump”とよばれるオープンソースのハードウェア部品を使ったということ。
BaseJumpは、オープンソースなハードウェアコンポーネントで誰でも使用することが出来る。 また、ホームページを見てみるとBGAパッケージも開発されており、これらもコンポーネント化されているのだろうか。
System Verilog のハードウェアコンポーネントは、BaseJump STLとして以下のBitbucketのページにまとめられている。
中身を見てみると、NoCのようなネットワークルータの部品から、標準的なMuxや非同期FIFOなど、一通りの部品はそろっている。かなり有用そうだ。
オープンソースのハードウェアコンポーネントというと、ParallelaのOH!が有名だが、こちらよりも部品点数は多いのではないだろうか?