ちょっと前の話になるが、MIPSプロセッサの開発を行っているImagination Technologiesが最新MIPSコアを発表した。
I6500というプロセッサで、"M","I","P","S"シリースでは中間にあたるコアになるのかな？特徴としては、以下のようなものが上げられる。
マルチクラスタ対応のMIPSプロセッサということだ。そもそもMIPSにおいて「クラスタ」というのは、下記のような、複数のコアを含んだひとつのかたまりを言うらしい。 このクラスタの中には、マルチスレッドをサポートした最大で6つのCPUコアと、L1キャッシュ、L2キャッシュおよび各コアのコヒーレントを取るためのCoherency Managerというものが含まれている。
さらに各クラスタを結ぶバス(ACE:AXI Coherency Extensions)間でもコヒーレントを取ることができ、これにより複数クラスタ間でのデータコヒーレントを取ることができるようになる。
上記のサイトによると、I6500の特徴は以下の通りだ。
- Heterogeneous Inside : クラスタ内でのコヒーレントを取ることができ、複数のコアが異なる動作周波数、異なるスレッド、異なるキャッシュサイズ、異なる電圧で動作することができる。
- Heterogeneous Outside : Coherent Managerにより、クラスタ外部のIPとAMBA ACEで接続することができる。
- Simultaneous Multithreading(SMT): マルチスレッドをサポート
- Hardware virtualization(VZ) : リアルタイムハードウェア仮想化をサポート。これによりプログラムからは複数のCPUコアを一つのコアとして扱うことができるようになる。
- SMT+VZ: SMTとVZにより、リアルタイム処理向けに「ゼロコンテキストスイッチング」が可能となる。
一方、クラスタ内に格納されているI6500コアの特徴は以下の通りだ。
- 64-bit MIPS64 Release 6 命令セットアーキテクチャをサポートする。またMIPS32も動作させることができる。
- 9ステージデュアルステージパイプライン。同時マルチスレッディングをサポート。最大で4スレッドまでサポート。また、命令結合をサポートし、整数および浮動小数点のメモリアクセス命令が連続した場合、この命令を1つにマージすることができるようになる。
- FPU/SIMD命令をサポートする。
- 完全ハードウェア仮想化をサポートする。
- L1キャッシュは32kBもしくは64kB
- スクラッチパッドメモリをサポート
- MMUをサポート
マルチクラスタをサポートしたMIPSコアのリリースということで、MIPS64 Release-6のプロセッサがいよいよ普及段階に入ってきた。
一方で、ニュースリリースには以下のような言及もある。
Says Jim Nicholas, EVP MIPS Processor IP, Imagination: “With the I6500 we are setting a new standard for scalable, heterogeneous many-core designs – and providing a highly differentiated solution for visionary companies that want to transform markets. One of these visionary companies is Mobileye, which is leading the way in ADAS and autonomous driving technologies with advanced, proven technology that continually pushes the envelope of innovation.”
MobileEyeに搭載されるのか！こりゃ、大口案件だな！MIPSの反撃が楽しみだ。
