FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス https://sites.google.com/site/fpgadevelopindex/

Rocket ChipのChiselを使ってアクセラレータを作る (より大きな行列に対応したDot Productハードウェア)

Chiselを使って行列積を計算するハードウェアを開発してきたが、これには弱点がある。 小さな行列に焦点を当てたので、大きな行列(16行以上)に対応できないことだ。 msyksphinz.hatenablog.com msyksphinz.hatenablog.com しかしこの方法には利点もある。16…

OpenVX実装についての調査とチュートリアル試行

ザイリンクスのreVISIONスタックは、コンピュータビジョン、機械学習、コネクティビティ & センサー サポート に注力してFPGA上で動作させることのできるハードウェアデザインやソフトウェアスタックを提供している。 このなかでコンピュータビジョンに注目…

RoCCアクセラレータを乗せたRocket ChipのFPGA論理合成(4. 自作アクセラレータの論理合成)

RISC-Vの実装、Rocket Chipのアクセラレータ向けインタフェースにハードウェアを実装し、RTLシミュレーションを行った。 次に、Rocket ChipをFPGA向けに論理合成するところまで上手く行ったので、今回開発したRoCCアクセラレータをFPGAに実装してみよう。 こ…

「ディジタル回路設計とコンピュータアーキテクチャ 第2版」が出版されていた

ディジタル回路設計とコンピュータアーキテクチャ 第2版作者: デイビッド・マネーハリス,サラ・L.ハリス,David Money Harris,Sarah L. Harris,天野英晴,鈴木貢,中條拓伯,永松礼夫出版社/メーカー: 翔泳社発売日: 2017/09/11メディア: 単行本この商品を含むブ…

RISC-VのRoCCアクセラレータ付きRocket-Chip構成をFPGA向けに合成する(3. アプリケーション動作)

前回作業をした、RISC-VのRocket Chipで、FPGAにRoCCアクセラレータ付きの実装をインプリメンテーションする作業、前回までは、 一応ブートまで進んだものの、何故かアプリケーションが動作せず、作業が止まってしまっていた。 そこで、もっとお気楽なビルド…

Rocket ChipのChiselを使ってアクセラレータを作る (行列積アクセラレータを高速化する)

前回、RISC-VのRocket Chipに整数のDot Productを計算するアクセラレータを接続した。 これにより、整数行列積の計算において、約2.7倍の高速化を達成した。 ただし、これはまだ高速化できる余地がある。 一度データをアクセラレータ内に格納すると、次に同…

Rocket ChipのChiselを使ってアクセラレータを作る (行列積アクセラレータのアイデア出し)

Rocket ChipとChiselの勉強を進めてきた。RoCCのインタフェースにChiselで記述したアクセラレータを接続して、その効果を測定した。 まずは簡単化のために、RoCCインタフェースからメモリの値を読み込んで、その値をすべて加算するプログラムを書いてみた。 …

RISC-VのRoCC アクセラレータ付きRocket-Chip構成をFPGA向けに合成する (2. LinuxのビルドとFPGAでのブート)

RISC-VのRocket Chipで、FPGAにインプリメンテーションをするためにはいくつかの方法があるが、その中でfpga-zynqリポジトリ(https://github.com/ucb-bar/fpga-zynq)を使って、FPGAにRISC-Vを焼いてみている。 その中で、やはりRoCC(Rocket Custom Coprocess…

RoCC アクセラレータ付きの構成をFPGA向けに合成する(1. 構成の追加とFPGA合成)

RISC-VのRocket Chipを使う構成で、FPGAにインプリメントするためのパッケージとしては以下の2つがあるだろう。 UCBのfpga-zynqリポジトリを利用する (https://github.com/sifive/freedom) SiFiveのfreedomリポジトリを利用する (https://github.com/ucb-bar…

"An Introduction to RISC-V Architecture for Embedded Developers" 聴講

世の中ではAppleが新しい製品を発表するらしくそっちで徹夜している人はたくさんいるだろうが、私はRISC-VのWebinarを聴講するために徹夜してました。 zoom.us 内容としてはRISC-Vの基本的なISAの基礎から始まる初心者向け。 なお、このウェブセミナーは三回…

RISC-V向けHiFive1ボードのフラッシュメモリアクセス性能評価

RISC-V評価ボードのHiFive1は、オンチップのメモリが少なく、L1Dキャッシュが16KBしかない。それ以外のデータにアクセスするためには、外部のフラッシュメモリを利用する必要がある。 これにより、ほとんどすべてのデータはあらかじめフラッシュメモリに格納…

Windowsで動作するRISC-Vプログラム開発環境"Freedom Studio"

RISC-Vチップで動作するプログラムを開発する場合、いくつか方法が存在する。 Arduino IDEを使って開発する Freedom-E-SDK を使って開発する これらの方法はどちらとも、本ブログを通じで紹介してきた。Arduino IDEは他のArduinoプラットフォームとの親和性…

CARRV(Computer Architecture Research with RISC-V)の事前プログラム

msyksphinz.hatenablog.com RISC-Vに特化したワークショップ、IEEE MICROとの連携で開催されるCARRV(Computer Architecture Research with RISC-V)の事前プログラムが公開されています。 開催は2017/10/14、ボストン RISC-Vシミュレーション、エミュレーショ…

最大8コアのRISC-V Rocket-ChipがAmazon F1インスタンスで動く (FireSim)

本日アナウンスがあって知った。Amazonが提供するインスタンスF1で動作するRISC-V マルチコアNoCがリリースされたらしい。 fires.im 名前は"FireSim"。AmazonだからFireなのかな? 構成としては2種類用意されている。Amazon F1にも2種類あるが、 f1.2xlarge …

RISC-VプロセッサHiFive1で機械学習コードを動作させる(6. 高速化の検討)

RISC-VプロセッサHiFive1でMNISTを実行させている。現状の問題点としては、いろいろなところが遅いことだ。 予想よりも性能が出ない。いろいろ試行した結果、やはり問題としては学習データがCPUに対して遠いところにある事だろう。 つまり、固定値の学習デー…

RocketChpのRoCCインタフェースに専用ハードウェアを接続して、性能測定する(専用ハードウェア高速化)

前回は、RoCCインタフェースを使って専用ハードウェアを動かし、通常のソフトウェア命令を動かした場合と比べてどの程度性能が異なるのか調査した。 その結果、ハードウェアがシンプルなためか、ソフトウェアを使った場合と大差ない結果になってしまった。 …

RocketChipのRoCCインタフェースに専用ハードウェアを接続して、性能測定する

RoCCインタフェースを使って専用命令を作成し、ハードウェアアクセラレーションができるようになった。 とりあえず、まずは小手調べに、メモリからデータを読み込んで加算する専用ハードウェアを作成し、その性能を見てみよう。 作成するハードウェア まずは…

RoCCを使ったRocket Core拡張方法の調査 (6. 波形デバッグ2)

ずーっとRoCCインタフェースの勉強をやっているのだが、やっとわかった気がする。途中で動作が止まってしまうのはやはり途中でリクエストキューがいっぱいになってしまうからだ。 RoCCインタフェースにはタグが付いているのだが、このタグにちゃんとしたIDを…

RISC-VプロセッサHiFive1で機械学習コードを動作させる(6. MNISTの性能解析と高速化)

RISC-VプロセッサHiFive1でMNISTを動作させよう。実機デバッグをしていて、やっと動作するようになった。 バッチサイズを増やすとデータセクションが入りきらないのでいろいろ工夫したいが、もうちょっと軽量化できないだろうか。 HiFive1(32bit RISC-V)での…

RISC-VプロセッサHiFive1で機械学習コードを動作させる(5. MNISTの実機動作確認)

RISC-VプロセッサHiFive1でMNISTを動作させよう。実機デバッグをしていて、やっと動作するようになった。 まだバッチサイズは1のままだが、とりあえず動作するようになった。 問題だったのは、データの配置方法だった。ちゃんと調整して入力データを流すと、…

RISC-VプロセッサHiFive1で機械学習コードを動作させる(4.実機を使ってテストデータを動作させる)

だいぶ時間が空いてしまった。RISC-VプロセッサHiFive1を使った実験、機械学習のネットワークを動作させてMNISTを動作させる件、やっと再開した。 とりあえずMNISTのデータを使ってちゃんと計算できるようになりたい。それでも、デバッグはなかなか大変だ。 …

RoCCを使ったRocket Core拡張方法の調査 (5. 波形デバッグ)

前回から一生懸命RoCCインタフェースに接続したアクセラレータのデバッグをしているのだが、どうも上手く行かない。 RoCCインタフェースからコマンドを受け取って、L1キャッシュに対してアクセスをしてデータを取り出し、そのデータに対して加工を行いたいの…

The RISC-V Book

なんだいこれは?真ん中にあるやつ。モナリザが異様な雰囲気を醸し出している。 riscv.org 著者: David Patterson & Andrew Waterman 発売日: September 1, 2017 179ページ 価格 : $10 やっす!でもAmazonにまだ出ていない。モナリザの顔で、179ページも何を…

Chiselでのprintfデバッグの方法

Chisel、コンセプトとしてはいいのかもしれないが、マジで書きにくいなあ。 一度Scalaでシミュレーションすればよいのかもしれないが、Rocket CoreのScalaシミュレーションとかどうやるんだろう? RTLシミュレーションするのだとしても一度Verilogに変換して…

CentOS7にriscv-toolsをインストールするための手順

完全に自分のメモな訳だが。。。 ちょっとした事情でCentOSにRISC-Vの環境をインストールする必要が生じたので、一応メモしておく。 通常の手順はUbuntu上での手順が基本なのだが、CentOSの場合はパッケージのインストール方法が異なるだけだ。 Ubuntuの場合…

RoCCを使ったRocket Core拡張方法の調査(4. 独自Acceleratorの作成)

RoCCへの接続方法について、少しずつ分かってきたので、独自Acceleratorを作って、接続してみたい。願わくば、FPGAで動作確認できるところまで行ってみたいな。 RoCC Interfaceについて RoCCには、いくつかインタフェースが入っているが、大きく分けて使用す…

RoCCを使ったRocket Coreの拡張方法の調査 (3. サンプルデザインの解析)

RoCC (Rocket Custom Coprocessor) のチュートリアルって意外と少ないので、調査するのに苦労する。 前回のサンプルプログラムは、一応意図通りに動作したのだが、いったいどのような仕組みになっているのか調査してみる。 test_accumulator.c の解析 test_a…

RoCCを使ったRocket Coreの拡張方法の調査 (2. サンプルデザインの実行)

RoCC (Rocket Custom Coprocessor) のチュートリアルって意外と少ないので、調査するのに苦労する。 githubにチュートリアルっぽいものがあったので、試行してみようと思った。 github.com これは、RocketCoreのカスタムデザインの中でアキュムレータを内蔵…

RoCC を使ったRocket Coreの拡張方法の調査

RISC-VのRocketCoreを拡張する方法にはいろいろあって、まずは命令を拡張してALUにいろいろ手を加える方法と、アクセラレータを外部に接続してそれに対するアクセスを実行するためのRoCCという方法がある。 命令を拡張してパイプラインの内部に手を入れる方…

プロセッサHiFive1で機械学習コードを動作させる(3. 推論コードの動作確認)

RISC-V プロセッサHiFive1を使って、機械学習のチュートリアルとも言えるMNISTのプログラムを動作させたい。 まずはMNISTの推論コード自身から、HiFive1に移植している。 当たり前と言えば当たり前だが、行列演算の途中のデータとか、全部L1データキャッシュ…