FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages

"Creating an LLVM Backend for the Cpu0 Architecture"をやってみる(7. Cpu0 Architecture and LLVM Structure 続き)

LLVMにCpu0アーキテクチャを追加するチュートリアル。ちょっと飛ばしすぎたので一度立ち戻って、LLVMのアーキテクチャについてもう一度勉強し直す。 LLVMにバックエンドを追加するチュートリアル の Cpu0 architecture and LLVM structure をもう一度読み直…

Chiselを使ってCPUを作ろう(16. 5ステージにCPUに拡張してみる)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト。折角なので5ステージまで拡張して、テストパタンが通るようにしたい。 参考にしたのはヘネパタの後ろの方に乗っている5ステージのプロセッサの解説。とりあえず図に乗っていることをすべてChi…

"Creating an LLVM Backend for the Cpu0 Architecture"をやってみる(6. Cpu0 Architecture and LLVM Structure 続き)

LLVMにCpu0アーキテクチャを追加するチュートリアル。ちょっと飛ばしすぎたので一度立ち戻って、LLVMのアーキテクチャについてもう一度勉強し直す。 LLVMにバックエンドを追加するチュートリアル の Cpu0 architecture and LLVM structure をもう一度読み直…

"Creating an LLVM Backend for the Cpu0 Architecture"をやってみる(5. Cpu0 Architecture and LLVM Structure 続き)

LLVMにCpu0アーキテクチャを追加するチュートリアル。ちょっと飛ばしすぎたので一度立ち戻って、LLVMのアーキテクチャについてもう一度勉強し直す。 LLVMにバックエンドを追加するチュートリアル の Cpu0 architecture and LLVM structure をもう一度読み直…

"Creating an LLVM Backend for the Cpu0 Architecture"をやってみる(4. Cpu0 Architecture and LLVM Structure)

LLVMにCpu0アーキテクチャを追加するチュートリアル。ちょっと飛ばしすぎたので一度立ち戻って、LLVMのアーキテクチャについてもう一度勉強し直す。 LLVMにバックエンドを追加するチュートリアル の Cpu0 architecture and LLVM structure をもう一度読み直…

Windows Subsystem for Linux 上で Visual Studio Code 環境を構築する

LLVMのコードとか、非常に巨大なリポジトリを追いかけるときは、やはりIDEに近いような高機能なエディタを使いたい。 Emacsでも良いのだけれども、もっと新しいエディタは無いものか、ということでVisual Studio Codeを使ってみる。さらに、せっかくなのでVi…

"Creating an LLVM Backend for the Cpu0 Architecture"をやってみる(3. BackEndの追加)

LLVMにCpu0アーキテクチャを追加するチュートリアル。次はBackEndの追加を行う。参考にしたのは以下。 Tutorial: Creating an LLVM Backend for the Cpu0 Architecture : Backend structure Backend structure — Tutorial: Creating an LLVM Backend for the…

Chiselのパラメタライズについて調査(2. Advanced Parameterization Manualの続き)

Chiselについて少しずつ勉強を進めているが、SystemVerilogと同様のことが実現できないと、マスターしたとは言えないだろう。 Verilogでも多く使われるパラメータ化、これをどのようにしてChiselで使用するのか、Rocket-Chipのデザインを見ても良く分からな…

Chiselを使ってCPUを作ろう(15. デザインのパラメタライズ)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト。 CPUコアのバスサイズ、Debug情報のON/OFFなどをパラメータにより調整する。 github.com デザインのパラメタライズ パラメータ化する項目は、以下のようにして1つのクラスにまとめた。 RVConf…

Chiselを使ってCPUを作ろう(14. 2段パイプラインのデザインをGitHubに公開しました)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト。 とりあえず、rv64ui-pのリグレッションテストがすべてPass するようになったのでGitHub上に公開した。 といっても、2段ステージのパイプラインで非常にしょぼいものだが。 ただし、このデザ…

RISC-Vのフォーマル検証環境riscv-formalを試す

RISC-V Summitで発表があったRISC-VのFormalツールに、riscv-formalというものがある。 内容はまだ未確認だが、どうやらRISC-Vのプロセッサに対してFormal検証をかけることができるツールらしい。 github.com もともとこのツールはVerilogなど通常のデザイン…

Chiselのパラメタライズについて調査(1. Advanced Parameterization Manualを読む)

Chiselについて少しずつ勉強を進めているが、SystemVerilogと同様のことが実現できないと、マスターしたとは言えないだろう。 Verilogでも多く使われるパラメータ化、これをどのようにしてChiselで使用するのか、Rocket-Chipのデザインを見ても良く分からな…

Chiselを使ってCPUを作ろう(13. リグレッションテストを流してみる)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト。 とりあえず一旦リグレッションテストを全部流してみるとどのようになるのだろうか。 リグレッションテストは、ホームディレクトリにあるtest.hexを書き換える形で行う。 本当はファイルオー…

Gem5 for RISC-Vのビルド試行 (3. Gem5でCoremarkをコンパイルして実行してみる)

Gem5のリグレッションテストが流れたので、次は自分でプログラムをコンパイルして動かしてみたい。 手っ取り早く、Coremarkのベンチマークプログラムが動かないかと思い、試行してみることにした。 CoremarkをGitHubからダウンロードし、展開する。 github.c…

Gem5 for RISC-Vのビルド試行 (2. リグレッションテストの実行)

Gem5のビルドが完了して簡単なテストが実行できたので、次はリグレッションテストを実行してみたい。 Gem5にはあらかじめRISC-V向けの命令セットのテストパタンが用意されている。これをビルドして、全て流してみればよいわけだ。 cd tests/test-progs/asmte…

Gem5 for RISC-Vのビルド試行 (1. ビルドとhelloを流す)

Gem5というのは命令セットシミュレータの一つで、複数のISAをサポートしている。 現在のサポートしているアーキテクチャの状況はこんな感じだ。 Supported Architectures - gem5 RISC-Vも限定的にサポートされており、ビルドの試行くらいは出来そうだ。 ソー…

TensorFlow LiteでのRISC-V向けビルド試行(1. riscv32-gccを使ったビルド試行→失敗)

TensorFlow Liteは、Raspberry Pi向けであったり、iOS向けにコンパイル環境が用意されているようだが、よく見てみると一応RISC-V向けのビルドファイルが用意されている。 ちゃんとしたサポートになっているのかは分からないが、これを使えばとりあえずRISC-V…

Chiselを使ってCPUを作ろう(12. テスト終了コードの取り扱いについて)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト。RISC-Vにはfromhostやtohostといったレジスタ(メモリマップドレジスタ)が定義されており、それを使用してシミュレーションの制御を行う。 このメモリマップドレジスタはだいたい0x1000あたり…

Chiselを使ってCPUを作ろう(11. 例外やシステムコールでのCSRの取り扱いなど)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト。テストパタンを動かすためには、CSRレジスタを扱えければならないのと、Ecallなどの例外を扱う命令が実行できなければならない。 Ecallは、例外を発生させ例外コードをmcauseに書き込み、mtve…

Chiselを使ってCPUを作ろう(10. Configurationを1つのcaseにまとめる)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト、テストパタンを動かしながらデバッグしている。 いくつかコンフィグレーションを変えながら動かしたいところがあり、またVerilogのパラメータのように扱いたい部分があるのだが、Chiselにはca…

"Creating an LLVM Backend for the Cpu0 Architecture"をやってみる(2. Cpu0の最初のビルド)

Cpu0のインポートを実施したLLVMの最初のビルドを実施してみる。参考にしたのは以下だ。 Cpu0 architecture and LLVM structure — Tutorial: Creating an LLVM Backend for the Cpu0 Architecture チュートリアルのLLVMのバージョンはどうも古いようで、きち…

"Creating an LLVM Backend for the Cpu0 Architecture"をやってみる(1. Cpu0のアーキテクチャ)

なんかLLVMのバックエンドの資料を読み漁るの、浮気ばっかりしているが面白そうな資料を見つけたのでこっちに浮気してしまった。 もともとはこっちをやろうとしたのだが、Step by Stepじゃないので根気が続かなくなってしまった。 Writing an LLVM Backend —…

TileLinkはどのようにしてコヒーレントを維持するのか(1. TileLinkのコマンド)

https://static.dev.sifive.com/docs/tilelink/tilelink-spec-1.7-draft.pdf より抜粋 RISC-Vの多くの実装で採用されているTileLinkには、大きく分けて3つのグレードが存在している。 TL-UL (TileLink Uncached Lightweight) TL-UH (TileLink Uncached Heavy…

Chiselを使ってCPUを作ろう(9. テストベンチを走らせる)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト、算術演算命令、ロード・ストア命令、CSR命令が多少動くようになってきたので、RISC-Vのテストパタンを動かしてみてもよさそうな気がしてくる。 riscv-testesに乗っているテストパタンを動かし…

Chiselを使ってCPUを作ろう(8. CSR命令の実装方法調査)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト、算術演算命令、ロードストア命令とくれば次はCSR命令だ。 RISC-VにはCSR(Control and Status Register)が多くの数定義されている。 これらをChiselで記述するためにはどうしたらよいのだろう…

Chiselを使ってCPUを作ろう(7. Load / Store命令の実装)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト、ある程度演算命令は動き始めたので、次はLoad/Store命令を実装する。 RV64の命令系列では、64-bit, 32-bit, 16-bit, 8-bitのメモリアクセスが行える必要がある。 メモリの部分はVerilogで記述…

Chiselを使ってCPUを作ろう(6. パイプラインと分岐命令の実装)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト、ある程度演算命令は動き始めたが、ちゃんと動作しているのかどうかを確かめたい。 分岐命令はALUで比較を実行して、その結果に応じてPCを切り替える。 RISC-Vには3種類のPCアップデートの方法…

Chiselを使ってCPUを作ろう(5. トレース記述をどう作る?)

Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト、ある程度演算命令は動き始めたが、ちゃんと動作しているのかどうかを確かめたい。 普通CPUを作るときは、波形をわざわざ観測するなんてそんなダサいことはしなくて、トレースファイルを出力し…

Chisel-Templateを使ってオリジナルデザインを作ってみるチュートリアル (4. ALUの実装)

随分とほったらかしにしていたが、Chiselを使ってオリジナルデザイン開発を再開した。 簡単なRISC-VコアをフルスクラッチでChiselで作ってみて、Chiselの理解を深めようと思う。 msyksphinz.hatenablog.com 各種命令の実装 まずはシンプルな算術演算命令の実…

Chisel-Templateを使ってオリジナルデザインを作ってみるチュートリアル (3. CPUのコアのDebug-Trace作成)

随分とほったらかしにしていたが、Chiselを使ってオリジナルデザイン開発を再開した。 簡単なRISC-VコアをフルスクラッチでChiselで作ってみて、Chiselの理解を深めようと思う。 msyksphinz.hatenablog.com まず、テストパタンを用意しなければならない。テ…