AXI
実際に実装したハードウェアをシミュレーションしてみる。 現状はまだ公開できる段階には無いので、とりあえず波形のみ貼り付ける。 まず、このIFUでは128bit x 4burstの命令フェッチリクエストを出している。 この際、MARリクエストバッファを4エントリ分消…
回路設計をするにあたり、バスの回りはAXIを利用している。CPUの回りにはいくつかのAXIのバスが出ているのだが、それらをうまくコントロールするためにはどのようにすれば良いのだろうか。 バスにおける基本は、以下の2つだと考えられる。 アービタ : 2つの…
例えばの話、CPUでフェッチリクエストを出したとして、その間にフラッシュ信号を受信してしまい、それまでのフェッチを無かったことにしたい。 そんなときはどうすれば良いのか。基本的にAXIにリードリクエストを出してしまうとそれを止めることは出来ない(…
http://japan.xilinx.com/support/documentation/ip_documentation/axi_interconnect/v1_05_a/j_ds768_axi_interconnect.pdf AXI-Interconnectを使って自作CPUの足回りをまるっとAXIに変えてしまおうと思った。 なんか、生成してみると、各マスタとスレーブ…
最近は専ら自作CPUの足回りをAXIに置き換える作業をしているのだが、それのせいでブログに書くことがあまりない... AXI4の仕様を勉強しているが、後学のためにメモしておこうと思う。 アトミックアクセスの場合の信号 AXI3 の場合: AxLOCK[1: 0] アクセスタ…
