FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス <a href="https://msyksphinz.github.io/github_pages/">

次世代計算機講座 <入門編> ~ゲート式量子コンピュータとアニーリングマシン~ に参加した

09/15に早稲田大学で行われた次世代計算機講座に参加した。

量子コンピュータについは何冊か本を読んでわかっているつもりだったのだが、独学の部分がほとんどなのでいろんな講演を聞いてみたいと思い参加した。

最初の京都大学の先生の話は量子コンピュータの基礎なので、私もYoutubeとか資料を読みまくってなんとなく分かっていた。 それ以降の量子アニーリング専用マシン・デジタルアニーラ等々までは詳しくは知らなかったので初耳の話が多かった。

ちなみに京都大学の先生の講義には、CQ出版のインタフェースも参考文献として出ていたのでもう一度読み直してみよう。

以下は私が講義中にとったメモ:


量子コンピュータ入門:基本原理からプログラミング環境まで 京都大学 藤井先生

多くのパタンを重ね合わせるが、高い確率で答えを出すためにはもう少し工夫が必要で、波の干渉による強めアイ・弱めあいを使って答えを算出する必要がある。

量子ビットの実現方法

量子コンピュータの種類

量子ビットの操作

アダマール変換。量子ビットをリンギング(重ね合わせ状態)させる操作。 アダマール演算を2回実行すると単位行列なので基本的にはそのままになるはず。 1回アダマール行列を掛けることにより重ね合わせになって確率が分散するはずなのだが、そうでないのが量子計算。

2量子ビットの演算

CNOT : Conditional Not

量子ビットは数が増えると表現できる数の種類が指数関数状に増える → 量子コンピュータの強いところ。

万能量子コンピュータ

CNOT / H / T の演算が実現できれば、万能量子コンピュータが実現できる。

観測も確率で表現されるので、内部の行列を適切に使用して確実に答えが観測できるように工夫する必要がある。

最近の動向

NISQ : 50~100量子ビットで、ノイズがあるけれども中規模の量子コンピュータ

大規模化を行うためには、ノイズ対策が不可欠。

アニーリングマシンの研究開発現状と使い方入門 早稲田大学 田中先生

アニーリング問題→組み合わせ問題を高速に解きたい。

イジングモデル

イジングモデルは磁石の相転移を書き下すことができる。

組み合わせ最適化問題の最適解=イジングモデル基底状態(最も安定した状態)

詳しくは https://quantum.fixstars.com を見てね。

0-1整数計画問題で、2次の項まで落とせていればイジングマシンに変換できる。

数分割問題の場合、集合1に属するものを-1, 集合2に属するものを+1と考えるとイジングモデルに変換できる。 分割点を最小化する問題は$\dfrac{1-s_is_j}{2}$として表現できる。 2つの項を足し算することで、ハミルトニアンを構成することができる。

組み合わせ最適化問題はすべての項に対して乗算を行う必要があるが、D-Waveの量子ビットネットワークはすべての量子ビットは接続されていない。したがってグラフを変換する必要がある。

https://www.rco.recruit.co.jp/career/engineer/blog/46/

富士通 デジタルアニーラの話 東さん

  • デジタル回路を使って、量子アニーリング問題を解決する → デジタルアニーラ(DAU)
  • 1024量子ビット・ビット完全結合が特徴。
  • 特徴
    • 局所解から脱出しやすいようなオフセットを挿入できる機能がある
  • 活用例
    • 投資ポートフォリオ
    • 生産管理スケジューリング
    • デジタルアニーラで、医療における放射線量の計算を高速化する

CMOSアニーリングマシンの概要 山岡さん

  • ナチュラルコンピューティング。物理現象を問題に写像する。

  • スパースなイジングモデルを作成した。これでは問題を写像するのが難しい。

  • 特徴
  • アニーリングの手法
    • ランドスケープに基づいて最適解を求める
    • ランダムジャンプにより局所解に陥ることを防ぐ。
      • 疑似乱数列をチップ内に入れていき、スピンの値を壊す。
  • 最大カット問題を解かせる。
  • CMOSアニーリングに量子アニーリングの手法を取り入れられないか?(第3世代)。