FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス https://sites.google.com/site/fpgadevelopindex/

MIPSのマルチスレッディング対応マルチコアプロセッサI7200

新生MIPSによる新世代CPUコアのリリースだ。I7200という、ミドルレンジのCPUコアらしい。

MIPS Announces I7200 32-bit CPU With New nanoMIPS ISA

I-class-I7200-multiprocessor-core – MIPS

New MIPS I7200 Processor Core Delivers Unmatched Performance and Efficiency For Advanced LTE/5G Communications And Networking IC Designs – MIPS

特徴としてはマルチスレッディングをサポートしていること、そしてnanoMIPSという新しいISAのサポートだ。 最大で4コアまでのマルチコア構成を実現できる。

結構詳細なデータシートがウェブサイトに掲載されている。

  • MIPS32® I7200 Multiprocessor Core Family Datasheet

https://s3-eu-west-1.amazonaws.com/downloads-mips/I7200/I7200+product+launch/MIPS_I7200_Datasheet_01_20_MD01227.pdf

ターゲットとしては5G世代のLTEであり、高速通信の制御のためにはマルチスレッドで大量のデータを処理できるプロセッサが必要ということなのだろうか。 VMT(Vertical Multi Threading) を採用しており、パイプラインでストールが発生するとゼロレイテンシでスレッドを切り替えることができる。

驚くべきは、データシートを読む限り新たに採用されたnanoMIPSという命令セットをベースにしており、これは過去のMIPS ISAと互換性がない。 新しいソフトウェアスタックを構築する必要があるということだ。以下はAnandTechからの引用。

It’s also to note that nanoMIPS is not compatible with previous ISAs and it requires a full new software stack, including new compiler systems.

このnanoMIPSは2byte / 4byte / 6byteの命令長であり、MIPS16e2よりも高い命令圧縮効率を達成するために採用されている。 どうも、32bit固定長の時代は終わったのかもしれない、という雰囲気すら見える。

パイプラインの方は9ステージのパイプラインアーキテクチャ、アウトオブオーダで2命令のDual Issueが可能だ。 インタフェースはAXI-4となっている。

以下の図を見る限り、コア名はShaolinと呼ぶのかな?