FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

AXI5/AXI4について資料を読んで勉強 (1. AXI5/AXI4の各種バリエーション)

AXI5/AXI4のそれぞれのバリエーションについてまとめてみる。

AXI5

もっとも汎用的なパラメータを持つもの。

AXI5-Lite

AXI5のサブセットに当たり、すべてのトランザクションが単一のビートで転送される。レジスターベースのコンポーネントや、バースとデータ転送などの高度な機能を使用しないメモリに使用される。

ACE5

ACEをさらに拡張したもの。

ACE5-Lite

ACEプロトコルのLite版であるACE-Liteのさらに拡張版という位置づけ。

ACE5-LiteDVM

DVMというのはDistributed Virtual Memory Trasactionsのこと。仮想メモリシステムをサポートするためのトランザクションを示す。

そして、ACE5-LiteDVMは、ACE5-Liteプロトコルを拡張し、IOコヒーレントのためのコンポーネントとしてSMMU(System Memory Management Unit)の機能をサポートする。

ACE5-LiteACP

ACE5-LiteにACP(Accelerator Coherency Port)機能を追加した拡張版で、蜜結合しているアクセラレータに対するアクセスに最適化されている。インタフェースはコヒーレント・キャッシュ・ラインアクセスに最適化されている。

AXI4

AXI4シリーズの中では最も基本的なもの。さらに旧バージョンにAXI3がある。

AXI4-Lite

AXI4の簡易版で、バースト長を1に限定させ、データバス幅を32-bitもしくは64-bitに固定する。すべてのアクセスはModifyやBufferingが不可能で、Exclusiveアクセスはサポートされない。

ACE

コヒーレンスをサポートするキャッシュ・プロトコル。ACE5の旧バージョン。

ACE-Lite

ハードウェア・コヒーレントキャッシュを持たないマネージャに対して利用されるが、マネージャは以下の条件を満たす必要がある:

  • 発行されたトランザクションが他のマネージャーのハードウェア・コヒーレント・キャッシュに保持される可能性があるかどうかを指示する。
  • Barrierトランザクションを発行する。
  • ブロードキャスト・キャッシュ・メンテナンスoperationを発行する。

ちょっと、それぞれのチャネルにおいて、各バリエーションでどのような構成になっているのか纏めたい。