FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

RTLシミュレータ DSimに入門してみる (2. Exampleデザインを開いてみる)

前回、DSimのインストールとライセンスを有効化したので、次にサンプルデザインを開いてみたいと思う。

msyksphinz.hatenablog.com

以下のチュートリアルを参考に進めていく。

help.metrics.ca

以下のサンプルデザインをダウンロードして解凍しておく:

https://github.com/metrics-ca/carry_lookahead_adder/archive/refs/heads/main.zip

VSCodeでサンプルプロジェクトのフォルダを開く:

LIBRARY CONFIGURATION の dut の Compile を押す。

画像はCompile済みの画面。

シミュレーションを実行してみる:

以下のようにシミュレーションが実行された:

波形を開いてみる:

SystemVerilog版も試してみる。こちらも同様にちゃんと動作した: