FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

自作CPUの動作周波数改善検討 (8. フロントエンドでのインテグレーション)

RVC命令の切り出しの部分を改善して、とりあえずフロントエンドへのインテグレーションを始めた。

まだ全く動作しないのだが、信号を接続しながら動作を確認していこうと思う。

とりあえず、命令の切り出しとデコードの部分をチェックしていく。あとは、アディショナルな信号を接続していく必要がある。

initial_spike opening ../../../tests/riscv-tests-elf/dhrystone.riscv ...
spike iss done
5168 : 0 : PC=[0000000000000000] (M,00,01) 00000297 auipc   t0, 0x0
==========================================
Wrong PC: RTL = 0000000000000000, ISS = 0000000000001000
==========================================