FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

サイクル精度シミュレータSniperのDRAMの余計な挙動を抑える方法

昨日いろいろ調べたサイクル精度シミュレータ上でネットワークが走っている問題は、どうもDRAMの設定のデフォルト値がそのようになっていて、Sniperの設定を以下のように変えればよいらしい。

[perf_model/dram]
type = constant                           # DRAM performance model type: "constant" or a "normal" distribution
latency = 100                             # In nanoseconds
per_controller_bandwidth = 5              # In GB/s
num_controllers = -1                      # Total Bandwidth = per_controller_bandwidth * num_controllers
controllers_interleaving = 0              # If num_controllers == -1, place a DRAM controller every N cores
controller_positions = ""
direct_access = true                      # Access DRAM controller directly from last-level cache (only when there is a single LLC)

direct_accessをTrueにすることがミソで、これによりDRAMディレクトリにアクセスすることがなくなる。 これで余計な挙動も減って、解析がやりやすくなった。