NaxRiscvの実装を解析しながら、SystemVerilog化することで理解を深めていこうと思う。 FetchCachePluginには、いくつかのRAMが定義されている。 reg [63:0] FetchCachePlugin_logic_banks_0_mem [0:511]; reg [63:0] FetchCachePlugin_logic_banks_1_mem [0…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。
