FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

2020-09-22から1日間の記事一覧

GoogleのSystemVerilog ParserであるVeribleを試す(1)

GoogleがSystemVerilogのParserを開発していた。見つけたきっかけはGoogleのRISC-V向けランダムパタン生成ツールであるRISCV-DVを調査していたのだが、その最中に見つけたものだった。 github.com github.com 余談であるがriscv-dvの方はUVMをサポートできる…