RISC-V Summit 2022で公開された資料を読んでいるのだが、面白そうなのは精華大学とRIOSで開発されているRISC-V Vector Extension向けのランダムテスト生成器だ。
https://static.sched.com/hosted_files/riscvsummit2022/14/RVV-ATG%2BPre.pdf
SailというDSLをベースにして開発されているらしい。Sailはマイクロアーキテクチャを記述するためのDSLだ。
環境はGitHubで公開されている。これも試してみたい。
