RTLILでの階層構造の確認。これはaddとmulの時にやってみたので簡単に想像できる。 以下のVerilogファイルで確認する。 module adder_wrapper ( input logic clk, input logic reset, input logic [31:0] in0, input logic [31:0] in1, input logic [31:0] i…