なんとなくYosysの使い方が分かってきたので、自作RISC-Vコアが合成できるのか試行してみようと思う。 まずは単純な部品から。以下のデザインが合成できるか確認してみる。 bus_or.sv module bit_or #( parameter WIDTH = 32, parameter WORDS = 4 ) ( input…