読者です 読者をやめる 読者になる 読者になる

FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス https://sites.google.com/site/fpgadevelopindex/

ISSの埋め込み

Verilog

MIPSプロセッサは、実装フェーズに入ってきたので、あまり更新する内容が無いのだが、ISSのデコードテーブルから自動生成したRTLを組込む作業に入っている。

github.com

自動生成コードはRubyで記述しているのだが、ちょっと柔軟性に欠けたコードになってしまっているなあ。 RISC-Vに拡張する場合に、また苦労しそうだ。

github.com