読者です 読者をやめる 読者になる 読者になる

FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス https://sites.google.com/site/fpgadevelopindex/

Zynq ZedBoardを使ってPSとPLの協調プログラミング入門(1)

FPGA

f:id:msyksphinz:20160522024602j:plain

ZedBoardはずっと持っていたのだが、Linuxを単体で立ち上げたりなど、これまであまりPL側の回路を活用することが無かった。 ところが最近、PL側の回路設計も行う機会が増えたため、勉強のためにも、Zynq ZedBoardとVivadoを使って、どのようにPS+PLの協調設計を行っていけば良いか、その手法を確立しておこうと思う。

  • 使用ツール : Vivado 2016.2
  • 使用OS : Windows 10

ここで作るのは、PL側に小さなBlock RAMを配置し、そこにPS側からアクセスすることで保存や参照のできる、いわゆるスクラッチパッドメモリのようなものを実現したい。

f:id:msyksphinz:20160827111037p:plain

参考にしたのは、以下のQiitaの記事だ。というか、ほぼ内容に関してはマルパクリしてしまっている。。。

qiita.com

Vivado 2016.2を立ち上げてプロジェクト作成

まずはVivado 2016.2を立ち上げた状態から開始。

f:id:msyksphinz:20160827111211p:plain

[Create New Project]で、プロジェクト名と場所を設定する。

f:id:msyksphinz:20160827111327p:plain

[Project Type]は[RTL Project]を選択した。

f:id:msyksphinz:20160827111251p:plain

各種設定はとりあえず行わず、新しいRTLファイルなども追加しない。

f:id:msyksphinz:20160827111407p:plainf:id:msyksphinz:20160827111409p:plainf:id:msyksphinz:20160827111410p:plain

[Default Part]にて、[ZedBoard Zynq Evaluation and Development Kit]を選択した。

f:id:msyksphinz:20160827111454p:plain

プロジェクトの生成は完了となる。

f:id:msyksphinz:20160827111513p:plain

f:id:msyksphinz:20160827111518p:plain

Zynq ZedBoardの構成にするため、[Add IP]から[ZYNQ7 Processing System]を選択する。

f:id:msyksphinz:20160827111655p:plain

追加されたZYNQのIPをダブルクリックすることで、設定画面を呼び出せる。

f:id:msyksphinz:20160827111745p:plain

[Presets]から[ZedBoard]を選択することで、ZedBoardのデフォルト構成に変更できる。

f:id:msyksphinz:20160827111816p:plain

[OK]を押すと、ZedBoardの構成に変更されているのが分かる。

f:id:msyksphinz:20160827111849p:plain

次回

新しいIPを追加して、Zynqに接続する。

参考文献

以下を参考にさせて頂いた。というかほぼパクってしまった。ありがたい。

qiita.com