FPGA開発日記

Vivado-HLSで行列積の回路を設計した場合と、普通にARM Cortex-A9上で動作する行列積のプログラムでどれくらいの速度差になるのか調査してみることにした。 今回使用するのは48×48の行列データで、ころ2つのデータの行列積を計算するものとする。 for (j = 0; j < MATRIX_LENGTH; j++) { for (i = 0; i < MATRIX_LENGTH; i…