FPGA開発日記

前回までで、Vivaod HLSで開発した回路をVivadoにインポートできるIPとして生成した。 次は、Vivadoから開発したIPをインポートして、IPとして利用できるように設定する。 Vivado上で、HLSを使用して開発したIPをインポートする 前回、AXIのインタフェースに簡単なBRAMを接続したプロジェクトを利用する。今回は、このプロ…