FPGA開発日記
id:msyksphinz
Vivado HLSで開発したIPをZynq ZedBoardでIPとして利用したい(2)
前回、Vivado HLS上でC言語の行列積関数を記述し、それをテストするところまで確認した。今回はこれを論理合成し、C言語とRTLのCosimulationを実施しよう。 Vivado HLSを使用してC言語の関数を論理合成する 論理合成はツールバーから[Run C Synthesis]をクリックした。これだけで一応完成する。 Vivado HLSを使用してC言語…
