前回の続き。
参考サイト。
IPに外部ポートと機能を追加する。
AXIに接続されるIPは作成したが、まだ機能を追加していないのと、LEDと接続するポートが空いていないので、Verilogを記述してIPを改造する。
編集する必要のあるファイルは、
- myLed_v1_0_S_AXI.v : 機能記述のVerilogファイル
- myLED_V1.0.v : AXIラッパー
myLed_v1_0_S_AXI.v は、出力ポートの追加、
output wire [3:0] led,
と機能追加、
assign led = slv_reg0[3:0];
を記述した。
また、myLed_V1.0
は、出力ポートの追加、
output [3:0]led, ... .led(led),
を追加した。
Verilogファイルの修正が完了すると、"Merge changes from Customization Parameters Wizard"をクリックして、変更を反映させる。
Packaging Stepsの欄から、”Ports and Interfaces"をクリックすると、追加したled[3:0]
が追加されていることが分かる。
最後に、"Review and Package"に移動して、”Re-Package IP"をクリックしてIPを再生成する。