RISC-V Workshopの第6回目、今回は上海だ。
開催日：May 8-11, 2017 場所：Shanghai Jiao Tong University (SJTU) in Shanghai China
今回はnVIDIAが協賛している。アジェンダは上記のリンクの通りだが、ざっと眺めてみた感じ、第5回ほどのバリエーションは揃っていないように思える。
注目なのは、
- Keynote Address: “RISC-V at NVIDIA” Frans Sijstermans, NVIDIA
- “Modern Software Development Methodology for RISC-V Devices”, Larry Lapides, Imperas
一つ目はnVIDIAのRISC-V関係の講演。前回もnVIDIAは発表していたが、今回はRISC-Vでどのようなことをしゃべるのだろう。
ちなみに第4回開催時のnVIDIAの発表資料はこちらだ。
https://riscv.org/wp-content/uploads/2016/07/Tue1100_Nvidia_RISCV_Story_V2.pdf
もう一つは今回新たにRISC-V FoundationのメンバーになったImperasの発表だ。 こちらは仮想プラットフォームなどの環境が得意分野の会社だ。RISC-V Foundation加入時の発表にも、
RISC-V Gains a Software Development Solution from Imperas | Imperas
Imperas has developed and released open source models of the RISC-V RV32I / RV32G and RV64I / RV64G cores through the Open Virtual Platforms™ (OVP™) website.
おもしろそうじゃない！
