FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

2021-05-04から1日間の記事一覧

BOOMのTLBに関する調査 (2. TLBのエントリ構成)

TLBのインスタンスは以下で定義されている。 val tlb = Module(new TLB(true, log2Ceil(fetchBytes), TLBConfig(nTLBSets, nTLBWays))) このときの設定は、nTLBSets = 1, nTLBWays = 32, cfg.nSectors = 4となっているようだ。 val sectored_entries = Reg(V…