前回の解析に基づき、FIRRTLのParseを続けている。 Circuitを構築すると、MLIRで作成したCircitOpを構築するようだ。 /// file ::= circuit /// circuit ::= 'circuit' id ':' info? INDENT module* DEDENT EOF /// ParseResult FIRCircuitParser::parseCirc…