クロックデザインをどのように設計しているのか見てみることにした。以下のようなVerilogファイルをコンパイルして生成されるファイルを観察する。 simple_ff.sv module simple_ff ( input logic clk, input logic [ 4: 0] in, output logic [ 4: 0] out ); …