ChiselでRISC-Vプロセッサを設計するプロジェクト、しばらく手を付けていなかったのだが、実際にFPGAで動かすことを想定してVivadoで論理合成を実施した。 github.com Vivadoの論理合成スクリプトは、まだCPUのIP単体だけなので単純に合成をするだけで配置配…