FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

2015-09-08から1日間の記事一覧

EmacsのVerilogモードで、AutoConnectビット幅を制御する(基本編)

Emacsには標準でVerliog-modeというものが付いており、Verilog-HDLのいろんな部分を自動生成してくれる。 僕が最も気に入っている機能は、サブモジュールを自動的にインスタンス化してくれる機能だ。 pulsar2_top #(/*AUTOINSTPARAM*/) pulsar2_top_0 (/*AUT…