関連記事
- SiFive Webinar "Part II: Introduction to SiFive RISC-V Core" 聴講
- "An Introduction to RISC-V Architecture for Embedded Developers" 聴講
SiFiveのWebinarが更新されていた。 スケジュールは知っていたのだけれど、真夜中は遅すぎる。。。 ちょっと受講不能。。。
内容としては、有料のIPコアを評価する手法がメインだ。 E31とE51のVerilogをダウンロードして、論理合成結果などの画面もある。 一応、Synthesizableなようだ。
しかし、やはりChiselから生成されたVerilogで書いてあるんだろうなあ... そうすると、Verilogを解析するのはおそらく至難の業だ。 これはSiFiveのJobsページを見ると、Hardware Engineerの要求事項に、
Experience with Chisel (Hardware Construction Language), RISC-V preferred
と書いてある。これ、世界中に経験者どれくらい居るんだ...
