Intelがチップ間2.5D通信を採用したFPGAをISSCCで発表した。
まだ詳細は出て来ていないが、基本技術はEMIB(Embedded Multi-die Interconnect Bridge)というものらしい。
【後藤弘茂のWeekly海外ニュース】超広帯域メモリの採用を可能にするIntelの新パッケージング技術「EMIB」 - PC Watch
チップ間を2.5D接続で実現するためには、一般的にはインターポーザーを介して接続する必要がある。しかしインターポーザーでの接続は一般的には難しく、 HBMなどの2.5D接続技術がなかなか安定して供給できないのは、インターポーザーの設計が難しいとも言われている(らしい)。
Intelの技術は、インターポーザーを使わずにパッケージの上位層を使ってダイ同士を接続するものだ。
(http://www.eetimes.com/document.asp?doc_id=1331317&image_number=1 の画像より抜粋)
ISSCCの記事によると、ダイ同士を24個のトランシーバーで接続し、1ピンあたり2Gbit/sで動作、ビットあたり1.2pJの電力効率ということらしい。 4つの28GHzのSERDESを積んでいるようだ。
