FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス https://sites.google.com/site/fpgadevelopindex/

Vivado HLSで開発したIPをZynq ZedBoardでIPとして利用したい(3)

f:id:msyksphinz:20160601001536p:plain

前回までで、Vivaod HLSで開発した回路をVivadoにインポートできるIPとして生成した。

次は、Vivadoから開発したIPをインポートして、IPとして利用できるように設定する。

Vivado上で、HLSを使用して開発したIPをインポートする

前回、AXIのインタフェースに簡単なBRAMを接続したプロジェクトを利用する。今回は、このプロジェクトをps_pl_matrix_hlsとして新たに保存した。

f:id:msyksphinz:20160903173001j:plain

f:id:msyksphinz:20160903173003j:plain

まずはIP CatalogからConfigurationを設定し、[Project Setting]を開く。ここでIPペインを開き、Repository Managerタブを開く。

f:id:msyksphinz:20160903173221j:plain

f:id:msyksphinz:20160903173223j:plain

リポジトリマネージャから開発したIPの場所を設定する。

f:id:msyksphinz:20160903173307j:plain

f:id:msyksphinz:20160903173308j:plain

これで、IP Catalogから開発したIPが見えるようになる。

f:id:msyksphinz:20160903173333j:plain

早速、インスタンス化してみよう。さらに、Run Auto Connectionを利用してIPを接続する。

f:id:msyksphinz:20160903173353j:plain

f:id:msyksphinz:20160903173507j:plain

最後にいつもどおり、Generate Bitstreamして、Export Hardware、最後にLaunch SDKを指定してSDKを立ち上げれば完了だ。

f:id:msyksphinz:20160903173634j:plain

ようやくここまで来た。次は制御用のアプリケーションの開発だ。