FPGA開発日記

FPGAというより、コンピュータアーキテクチャかもね! カテゴリ別記事インデックス https://sites.google.com/site/fpgadevelopindex/

デバッグ環境の構築

最近仕事が忙しいので、殆ど家でプログラミングが出来ていないが、少しずつでも進めていこう。 CPUの設計をする際に、パイプラインの検証をするためのパイプラインロガーを接続していこう。

github.com

ロガーとしては、実行した命令を表示するinst_loggerと、パイプラインの進行具合を表示するpipe_loggerを持っている。 inst_loggerはISSと突き合せる検証用、pi_loggerは命令発行やリザベーションステーションの空き具合を調査するための 性能検証用だ。

これらのロガーをbindで接続し、まずはログを表示できるようにする。 まだ接続しただけなので、何も表示されないが、命令を実行するようになるといろいろ情報が分かってくるだろう。

github.com

bind test_pulsar2_top.DUT pipe_logger #(.renid_w(renid_w), .phyreg_w(phyreg_w)) pipe_logger_0 ();
bind test_pulsar2_top.DUT inst_logger #(.renid_w(renid_w), .phyreg_w(phyreg_w)) inst_logger_0 ();