RISC-V for LLVMのビルド試行 (2. RISC-Vターゲットでのコンパイルとテスト)

RISC-V

RISC-V on LLVMについて少し調べている。 LLVMのソースコードを眺めていると、TargetとしてRISC-Vが追加されているのを発見した。なんだ、追加されてるじゃないか。じゃあ動くんじゃないか。という訳で最新版のLLVM(ver 8.0?)とClangを落としてきて、パッ…

2018-11-15

2018年のRISC-V関係の(私の)講演資料をすべて公開しました

ずいぶんとアップロードするのを忘れていましたが、今年の予定しているRISC-V関係の講演はすべてやり切ったので、発表資料をすべて公開したいと思います。今年は4件講演しました。秋頃から集中したのでずいぶんと息切れしました。特にDesign Solution Foru…

2018-11-13

Ubuntu on Windows Subsystem for LinuxでRISC-V環境のビルド試行

RISC-V

Ubuntu on Windows Subsystem for Linux上でRISC-Vのツールチェインとデザインが使えるのかどうか試行した。なんでこんなことをしているのかというと、自宅で使っているUbuntu on Virtual Boxがクラッシュして自宅のRISC-V環境を全部失ったから。折角なの…

2018-11-12

Writing an LLVM Backendをやってみる(1. RISCV64プロジェクトを作成)

LLVMのバックエンドについてより理解するために良さそうな資料を見つけたので一通り触ってみることにした。 Writing an LLVM Backendという。 Writing an LLVM Backend — LLVM 8 documentation この資料では、新しいターゲットアーキテクチャを追加するにあ…

2018-11-11

RISC-V for LLVMのビルド試行

RISC-V

コンパイラ勉強会に参加してコンパイラ熱が高まっているので、LLVM for RISC-Vについて久しぶりに調べた。これまで何度かRISC-V for LLVMについて調べてきたが、Mailing Listなどを見ていてもあまりアップデートがない。 msyksphinz.hatenablog.com msyksph…

2018-11-10

Chiselで記述された教育用RISC-VプロセッサSodor (1. ビルドとセットアップ)

RISC-V

Chiselのイントロダクションを一通りやり終えたので、次はより実践的なデザインを見ていくために、RISC-V Sodorを見ていくことにした。 Sodorは教育用に作られたRISC-Vのプロセッサで、Rocketよりも単純な構成を取っている。デザインも1ステージのものから5…

2018-11-09

PortSmashで学ぶ高性能プロセッサの同時マルチスレッディング

CPUの脆弱性として新たに報告された "PortSmash" 、どういう脆弱性なのかを調べるために論文を探すと公開されていた。 Port Contention for Fun and Profit https://eprint.iacr.org/2018/1060.pdf "Port Contention for Fun and Profit" という論文として公…

2018-11-08

Chisel2とChisel3でのVerilog/C++コード生成フローの違い

RISC-V

Chiselにはバージョンがあり、Chisel2とChisel3が公開されている。微妙に文法が異なっているので要注意だ。 Chisel2ではVerilogとC++を生成する方法が公開されているが、Chisel3ではどうだろう。 Chisel2でのVerilogとC++の生成方法については、以下のサイ…

2018-11-07

ET/IoT Technology 2018のテクニカルセッションで講演します

Embedded Technology(今はET/IoT Technologyと言うのかな) 2018のテクニカルセッションで講演することになりました。発表の一週間前になりましたので、例によって告知です。日付 : 11月14日(水) 14:00-15:30 場所 : パシフィコ横浜 F201 アネックスホール …

2018-11-06

Chisel-Bootcampを試してみる(2. FIRRTLについて)

Chisel-Bootcampの続き。第4章はFIRRTLについて学習した。 Chiselで記述したハードウェアデザインは、FIRRTLのモジュールを組み込むことでVerilogに変換できる。また、ASTの情報を作り上げて出力することができる。 Chiselを使ったこれらの処理の利点として…

2018-11-05

Chisel-Bootcampを試してみる(1. Chiselの基礎からScalaを活用した回路設計法まで)

Chiselの勉強を本格的にやっているのだが、教材として良いものを見つけた。Chisel-Bootcampというものだ。 github.com Chiselの基礎から、チュートリアル風に、サンプルを交えながら、途中でExerciseも出てくるのでそれをこなしながら進めていく。本来はJup…

2018-11-04

Environmental-Modulesを止めてLmodに移行した

ツールチェインとかコンパイラの環境を変更するために、Environmental-Modulesというツールを使用している。 Environmental-Modulesは、使用するツールチェインに応じてPATHや環境変数を変えるためのツールだ。ソフトウェア界隈ではあまり知られていないと…

2018-11-03

Pythonを経由してC++のオブジェクトを扱う方法(2. C++のオブジェクトをPythonのオブジェクトのように扱う方法)

自作RISC-Vシミュレータは、バイナリファイルを指定するとそれを読み込んで、指定したプログラムカウンタの場所からシミュレーションを実行し、tohostのアクセスに到達するか最大実行サイクルに到達すると終了するのだが、そうでなく、もう少しInteractiveに…

2018-11-02

Quantum Convolutional Neural Networksの勉強

ニューラルネットワークを量子コンピュータの考え方で改良する方法、Quantum Convolutional Neural Networksについて論文を読んでみた。 Quantum Convolutional Neural Networksを「量子畳み込みニューラルネットワーク」と考えればよいのだろうか。畳み込…

2018-11-01

Pythonを経由してC++のオブジェクトを扱う方法

自作RISC-Vシミュレータは、バイナリファイルを指定するとそれを読み込んで、指定したプログラムカウンタの場所からシミュレーションを実行し、tohostのアクセスに到達するか最大実行サイクルに到達すると終了するのだが、そうでなく、もう少しInteractiveに…

2018-10-31

RISC-VのSupervisor Binary Interface(SBI)について

RISC-V

RISC-Vのハイパーバイザについて調べているとき登場したが、Supervisor Binary Interface(SBI)というものが定義されている。図. RISC-Vのソフトウェアスタック (https://riscv.org/wp-content/uploads/2015/01/riscv-software-stack-bootcamp-jan2015.pdf …

2018-10-30

RISC-Vのハイパーバイザ仕様について調べる(2. ハイパーバイザのCSRとアドレス変換について)

RISC-V

RISC-Vのハイパーバイザの仕様について調査中。前回の続き。参考にしているのは、 RISC-V ISA Manualの最新版(正式リリース版ではなくDraft版。こちらにはハイパーバイザの仕様案が含まれている)。 github.com また、RISC-VのSBI(Supervisor Binary Interfa…

2018-10-29

RISC-Vのハイパーバイザ仕様について調べる(1. ハイパーバイザのモードと主要システムレジスタについて)

RISC-V

RISC-V Day Tokyo 2018にも出てきたハイパーバイザ仕様、はっきり言って自分にはさっぱり理解できなかった。そもそもハイパーバイザの知識が無さすぎるので、これが良い機会なので一から勉強してみることにする。参考にしているのは、 RISC-V ISA Manualの…

2018-10-28

Arm DesignStart Cortex-M3を試す(5. オリジナルプログラムをビルドしてシミュレーションする試行)

ARM

Arm DesignStart ProgramではCortex-M3も開放されており、こちらもRTLシミュレーション環境が用意されていた。前回はDhrystoneやhelloを動かしてみたが、オリジナルプログラムをコンパイルして動作させることはできるだろうか。試行する。例えばhelloのプ…

2018-10-28

TOKYOトライアルハーフマラソン2018に参加

ハーフマラソンに参加するのは人生で2回目。 TOKYOトライアルハーフマラソンは、東京マラソンと同じ財団が運営しているハーフマラソン大会らしい。場所は四ツ木駅の付近。参加者は2000～3000人程度？だったと思われる。マラソン初心者にとってうれしいのは…

2018-10-27

Arm DesignStart Cortex-M3を試す(5. オリジナルプログラムをビルドしてシミュレーションする試行)

ARM

Arm DesignStart ProgramではCortex-M3も開放されており、こちらもRTLシミュレーション環境が用意されていた。前回はDhrystoneやhelloを動かしてみたが、オリジナルプログラムをコンパイルして動作させることはできるだろうか。試行する。例えばhelloのプ…

2018-10-26

Arm DesignStart Cortex-M3を試す(4. Modelsimを使ってCortex-M3の波形を観測する)

ARM

Arm DesignStart ProgramではCortex-M3も開放されており、こちらもRTLシミュレーション環境が用意されていた。 RTLシミュレーションができるようになったので、波形を観測してみよう。 ModelSimでGUIを立ち上げて、バスを観測する。 ModelSim IntelFPGA Star…

2018-10-25

Arm DesignStart Cortex-M3を試す(3. Modelsimを使ってDhrystoneを流す)

ARM

Arm DesignStart ProgramではCortex-M3も開放されており、こちらもRTLシミュレーション環境が用意されていた。図. https://community.arm.com/processors/designstart/b/blog/posts/new-online-training-course-designstart-m3-an-introduction-to-armv7-m …

2018-10-24

RISC-V Compliance Task Groupのテストパタンを試す(2. 自作RISC-Vシミュレータでテストパタンを通す)

RISC-V

RISC-V Foundationが公開しているテストパタンには、riscv-toolsリポジトリの中に含まれているriscv-testsテストパタンとは別に、RISC-V Compliance Task Groupのテストパタンが公開されている。 github.com ダウンロードして試行することができる。デフオル…

2018-10-23

同一環境上で複数のGitアカウントを切り替えるための1アイデア

1台のLinuxマシン上でGitを使っていて、基本的に同一のアカウントを使っているのだけれども、リポジトリによっては別のアカウントを使ったり、状況に応じて複数のGitのユーザ情報を切り替えたいケースが発生することがある。これは例えば会社でとあるプロジ…

2018-10-22

RISC-V Compliance Task Groupのテストパタンを試す

RISC-V

RISC-V Foundationが公開しているテストパタンには、riscv-toolsリポジトリの中に含まれているriscv-testsテストパタンとは別に、RISC-V Compliance Task Groupのテストパタンが公開されている。 github.com ダウンロードして試行することができる。デフオル…

2018-10-20

Googleの量子コンピュータフレームワークCirqを使ってみる(7. Cirqのチュートリアルで量子フーリエ変換を試す)

量子コンピュータの勉強を続けており、Cirqの資料をひたすら読み進めている。 Cirqのサンプルプログラムでも、量子フーリエ変換の例が挙げられている。以下の論文を参考にしているらしい。 Implementation of Shor’s Algorithm on a Linear Nearest Neighbo…