RISC-VのRocket-Chipを勉強していこうと思う。 まずはRocketがどのような階層構成になっているのか、生成されたVerilogを使って把握してみたい。 ずいぶんと古いツールだが、Verilog-Perlの中にvhierというツールが存在する。 metacpan.org 久しぶりにVerilo…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。