RISC-V Summitで発表があったRISC-VのFormalツールに、riscv-formalというものがある。 内容はまだ未確認だが、どうやらRISC-Vのプロセッサに対してFormal検証をかけることができるツールらしい。 github.com もともとこのツールはVerilogなど通常のデザイン…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。