FPGA開発日記

カテゴリ別記事インデックス https://msyksphinz.github.io/github_pages , English Version https://fpgadevdiary.hatenadiary.com/

2015-04-12から1日間の記事一覧

Verilog-Perl の vrename を使って内部の信号線の一覧を作成する

Verilog-Perl には vrename という内部の信号線名を変更するツールがある。 これは重複するモジュールの名前を変更する場合に使うのだが、他にも使い方があって、処理の最中に信号線の名前一覧を作ってくれるので、これを使うと使っている信号線の確認に利用…